| enum edgetpu_csrs { |
| EDGETPU_REG_TILECONF1_DEEPSLEEP = 0x42028, |
| EDGETPU_REG_TILECONF1_ERROR_TILE = 0x42520, |
| EDGETPU_REG_TILECONF1_ERROR_MASK_TILE = 0x42528, |
| EDGETPU_REG_TILECONF1_ERROR_INFO_TILE = 0x42540, |
| |
| EDGETPU_REG_SC_RUNCTRL = 0x44018, |
| EDGETPU_REG_SC_CURRENTPC = 0x44028, |
| EDGETPU_REG_SC_DECODEPC = 0x44030, |
| EDGETPU_REG_SC_RUNSTATUS = 0x44398, |
| EDGETPU_REG_SC_ERROR = 0x44440, |
| EDGETPU_REG_SC_ERROR_MASK = 0x44448, |
| EDGETPU_REG_SC_ERROR_INFO = 0x44460, |
| |
| EDGETPU_REG_USER_HIB_OUT_ACTVQ_INT_STAT = 0x48060, |
| EDGETPU_REG_USER_HIB_INSTRQ_TAIL = 0x480A8, |
| EDGETPU_REG_USER_HIB_INSTRQ_INT_STAT = 0x480C8, |
| EDGETPU_REG_USER_HIB_IN_ACTVQ_INT_STAT = 0x48130, |
| EDGETPU_REG_USER_HIB_PARAMQ_INT_STAT = 0x48198, |
| EDGETPU_REG_USER_HIB_SC_HOST_INT_STAT = 0x481A8, |
| EDGETPU_REG_USER_HIB_TOPLVL_INT_STAT = 0x481B8, |
| EDGETPU_REG_USER_HIB_FATALERR_INT_STAT = 0x481C8, |
| EDGETPU_REG_USER_HIB_DMA_PAUSE = 0x481D8, |
| EDGETPU_REG_USER_HIB_DMA_PAUSED = 0x481E0, |
| EDGETPU_REG_USER_HIB_ERROR_STATUS = 0x48C20, |
| EDGETPU_REG_USER_HIB_ERROR_MASK = 0x48C28, |
| EDGETPU_REG_USER_HIB_FIRST_ERROR_STATUS = 0x48C08, |
| EDGETPU_REG_USER_HIB_TILECONFIG1 = 0x48268, |
| EDGETPU_REG_USER_HIB_SNAPSHOT = 0x48240, |
| |
| EDGETPU_REG_AON_RESET = 0x60000, |
| EDGETPU_REG_AON_CLOCK_ENABLE = 0x60008, |
| EDGETPU_REG_AON_FORCE_QUIESCE = 0x60010, |
| |
| EDGETPU_REG_CPUNS_TIMESTAMP = 0xa00e0, |
| }; |
